포스텍 전자전기공학과 통합과정 민경준, 박성현, 석사과정 박현우 학생(지도교수: 강석형 교수)이 2024년 08월 19일부터 08월 22일까지 일본 삿포로에서 개최된 21st International SoC Conference (ISOCC 2024)에서 “2024 ISOCC Best Poster Award”를 수상하였다.
본 연구인 VeriLogos는 문법적, 기능적으로 정확할 뿐만 아니라 Post-Synthesis PPA 지표에 최적화된 Verilog RTL 코드를 대규모 언어 모델(LLM)을 활용하여 생성 하였다.
VeriLogos는 기존 사람이 코드를 작성할 때 실수를 줄이고 설계 속도를 가속화 하며, Verilog HDL 코딩 분야의 진입 장벽을 낮추는 역할을 하는 연구로 그 우수성을 인정받아 수상하였다.