포스텍 전자전기공학과 석사과정 황석하씨(논문지도: 이영주 교수)가 반도체설계교육센터(IDEC)가 주관하는 2018 IDEC Congress Chip Design Contest에서 “Energy efficient symmetric block-wise concatenated BCH decoder for healthy mobile systems”란 설계로 Best Design Award 를 수상하였다.
황석하씨는 NAND 플래시 메모리 기반의 저장매체의 신뢰성을 극대화 할 수 있는 새로운 구조의 오류정정부호를 제안하고, 이를 가장 효율적으로 지원하는 세계 최고수준의 초고속 초저전력 decoder 구조를 구현하였다.
IDEC은 95년 산업통상자원부의 지원으로 설립되어 매년 300여건의 시스템 반도체 칩의 설계를 지원하고 있으며, 가장 뛰어난 설계를 선정하는 Chip Design Contest를 매년 개최하고 있다. 올해 진행된 IDEC Congress에는 총 120여건 이상의 설계가 출품되었으며 이중 디지털 분야에서 황석하씨의 설계가 최고 수상의 영예를 안았다.